나노 칩을 세상과 연결하는 사람들
반도체 칩은 아무리 성능이 뛰어나도 외부와 연결되지 않으면 무용지물입니다. 패키징 설계 하나가 잘못되면 칩 성능이 30% 이상 저하되거나, 제품 수명이 절반으로 줄어들 수 있습니다. 특히 AI 가속기처럼 수백 와트의 열을 발생시키는 고성능 칩은 패키징의 열 관리가 성능을 좌우합니다. 2026년 현재, NVIDIA H100 GPU는 약 700W의 전력을 소비하며, 패키징 설계 없이는 단 몇 초 만에 과열로 다운됩니다.
반도체 패키징 엔지니어는 나노미터 단위로 만들어진 칩을 실제 제품에서 사용할 수 있도록 외부 세계와 연결하는 사람들입니다. 웨이퍼 위의 칩은 단독으로는 작동할 수 없습니다. 전원을 공급하고, 신호를 입출력하며, 열을 제거하고, 물리적 충격으로부터 보호해야 합니다. 이 모든 것이 패키징의 역할입니다. 설계와 공정이 칩을 만드는 과정이라면, 패키징은 칩을 세상에 내보내는 마지막 관문입니다.
반도체 패키징 엔지니어란 – 칩의 생명선을 만드는 사람들
반도체 패키징 엔지니어는 완성된 칩을 PCB 기판에 연결하고, 열을 제거하며, 물리적으로 보호하는 패키지를 설계하고 제조하는 사람들입니다. 칩 하나에는 수백 개에서 수천 개의 입출력 핀이 있습니다. 이 핀들을 PCB 기판과 정확히 연결하고, 칩이 발생시키는 수십 와트의 열을 효과적으로 제거하며, 떨어뜨려도 깨지지 않도록 보호막을 씌우는 것이 반도체 패키징의 핵심 업무입니다.
PCB (Printed Circuit Board): 인쇄 회로 기판입니다. 스마트폰, 노트북, 서버 등 모든 전자기기의 메인보드입니다. 반도체 칩은 PCB 위에 실장되어 다른 부품들과 연결됩니다.
패키징은 단순히 칩을 포장하는 것이 아닙니다. 패키징 방식에 따라 칩의 성능, 전력 소모, 발열, 제조 비용이 크게 달라집니다. 같은 칩이라도 패키징을 어떻게 하느냐에 따라 최종 제품의 품질이 결정됩니다. 삼성전자는 “패키징은 반도체의 마지막 10%가 아니라, 성능의 50%를 결정한다”고 강조합니다.
특히 2026년 현재, AI 칩과 HBM의 급성장으로 반도체 패키징 기술의 중요성이 급격히 높아지고 있습니다. NVIDIA H100 GPU는 약 800억 개의 트랜지스터를 담고 있으며, 이를 구동하려면 초고속 메모리인 HBM이 필요합니다. HBM은 여러 층의 메모리 칩을 수직으로 쌓아 올린 3D 패키징 기술로, 패키징 난이도가 극에 달합니다. SK하이닉스는 HBM3E 양산을 위해 패키징 엔지니어를 2024년 대비 40% 이상 증원했습니다.
반도체 패키징 엔지니어의 주요 업무 – 연결, 열 관리, 보호
반도체 패키징 엔지니어의 업무는 크게 세 가지로 나뉩니다.
첫째는 전기적 연결 설계입니다. 칩의 수백~수천 개 입출력 핀을 PCB 기판과 연결하는 방법을 설계합니다. 가장 대표적인 방식이 BGA (Ball Grid Array) 패키징입니다. 칩 하단에 작은 금속 볼을 격자 형태로 배치하고, 이를 PCB의 패드에 납땜해 연결합니다. BGA는 수백 개의 핀을 좁은 면적에 배치할 수 있어 고성능 칩에 널리 사용됩니다. 최신 스마트폰 AP는 1,000개 이상의 BGA 볼을 사용합니다.
BGA (Ball Grid Array): 칩 하단에 작은 납땜 볼(Solder Ball)을 격자 형태로 배열한 패키징 방식입니다. 핀이 측면에 있는 기존 패키지보다 좁은 면적에 더 많은 연결을 할 수 있습니다.
더 나아가 Flip Chip 기술도 사용됩니다. 칩을 뒤집어서 직접 기판에 붙이는 방식으로, 신호 전달 거리가 짧아 고속 동작에 유리합니다. NVIDIA GPU, Apple M 시리즈 칩 대부분이 Flip Chip 패키징을 사용합니다.
Flip Chip: 칩을 180도 뒤집어 회로면이 아래로 향하게 한 뒤, 범프(Bump)라는 작은 금속 돌기를 통해 기판에 직접 연결하는 방식입니다. 신호 지연이 적고 전력 효율이 높습니다.
최근에는 Fan-Out 패키징이 주목받고 있습니다. 칩보다 큰 면적에 연결선을 펼쳐 배치하는 방식으로, 더 많은 입출력 핀을 확보할 수 있습니다. TSMC는 Fan-Out 기술로 Apple A 시리즈 칩을 패키징하며, 얇고 가벼운 패키지를 구현했습니다.
Fan-Out: 칩의 크기보다 넓은 영역으로 연결선을 펼쳐(Fan-Out) 배치하는 패키징 방식입니다. 더 많은 I/O 핀을 배치할 수 있고, 패키지 두께를 줄일 수 있습니다.
둘째는 열 관리 설계 (Thermal Management)입니다. 고성능 칩은 수십~수백 와트의 열을 발생시킵니다. Intel Core i9 프로세서는 최대 250W, NVIDIA RTX 4090 GPU는 450W 이상의 열을 냅니다. 이 열을 제대로 제거하지 못하면 칩 온도가 100도를 넘어 성능이 저하되거나 영구 손상이 발생합니다. 패키징 엔지니어는 히트 스프레더(Heat Spreader), 써멀 인터페이스 재료(TIM), 히트싱크 연결 구조를 설계해 열을 효과적으로 방출합니다.
TIM (Thermal Interface Material): 칩과 히트싱크 사이에 바르는 열전도 물질입니다. 보통 써멀 그리스, 써멀 패드 등이 사용되며, 표면의 미세한 틈을 메워 열 전달 효율을 높입니다.
열 시뮬레이션 소프트웨어(ANSYS Icepak, Mentor FloTHERM 등)를 사용해 칩 내부 온도 분포를 예측하고, 핫스팟(Hot Spot)을 제거하는 설계를 진행합니다. SK하이닉스 HBM 패키징팀은 메모리 칩을 12층까지 쌓을 때 각 층의 온도가 85도를 넘지 않도록 정밀한 열 설계를 수행합니다.
핫스팟 (Hot Spot): 칩 내에서 특정 영역의 온도가 주변보다 훨씬 높은 곳입니다. 핫스팟이 발생하면 해당 부위의 트랜지스터 성능이 저하되거나 고장날 수 있습니다.
셋째는 물리적 보호 및 신뢰성 검증입니다. 반도체 칩은 매우 얇고 깨지기 쉽습니다. 낙하, 진동, 습도, 열 충격 등 다양한 환경에서 칩이 손상되지 않도록 보호 구조를 설계합니다. 몰딩 컴파운드(Molding Compound)라는 에폭시 수지로 칩을 감싸 물리적 충격을 흡수하고, 습기 침투를 차단합니다.
몰딩 컴파운드 (Molding Compound): 칩을 감싸는 검은색 에폭시 수지입니다. 물리적 충격, 습기, 화학물질로부터 칩을 보호합니다. 스마트폰을 분해하면 보이는 검은색 사각형 칩이 몰딩된 패키지입니다.
신뢰성 테스트도 패키징 엔지니어의 몫입니다. 고온 고습 테스트(85도, 습도 85%), 온도 사이클 테스트(-40도 ↔ +125도 반복), 진동 테스트, 낙하 테스트 등을 수행해 패키지가 최소 10년 이상 작동하는지 검증합니다. 자동차용 반도체는 특히 엄격한 기준(AEC-Q100)을 통과해야 합니다.
AEC-Q100: 자동차용 반도체의 신뢰성 표준입니다. 극한 온도(-40도~150도), 진동, 습도 등의 환경에서 최소 15년 이상 동작을 보장해야 합니다.
첨단 패키징 기술 – 3D 적층과 칩렛의 시대
2026년 현재, 반도체 패키징은 단순히 칩을 보호하는 수준을 넘어, 여러 칩을 하나의 패키지에 통합하는 첨단 패키징 (Advanced Packaging) 시대로 진입했습니다.
가장 대표적인 기술이 TSV (Through-Silicon Via) 기반 3D 적층입니다. 칩을 수직으로 쌓아 올리고, 칩을 관통하는 미세 구멍(Via)을 통해 전기 신호를 전달합니다. SK하이닉스 HBM3E는 12층의 DRAM 칩을 TSV로 연결하며, 데이터 전송 속도는 초당 1.2TB에 달합니다. TSV 직경은 약 5~10μm(마이크로미터)로, 머리카락 굵기의 1/10 수준입니다.
TSV (Through-Silicon Via): 실리콘 웨이퍼를 수직으로 관통하는 미세 전도체입니다. 여러 층의 칩을 수직으로 연결할 때 사용하며, 신호 지연을 최소화하고 데이터 전송 속도를 극대화합니다.
또 하나의 혁신은 칩렛 (Chiplet) 기술입니다. 거대한 단일 칩 대신, 여러 개의 작은 칩(칩렛)을 하나의 패키지 안에 배치하고 고속 인터커넥트로 연결하는 방식입니다. AMD Ryzen 9 7950X는 CPU 코어 칩렛 2개와 I/O 칩렛 1개를 조합해 만들어집니다. 칩렛 방식은 수율을 높이고, 제조 비용을 낮추며, 맞춤형 구성이 가능하다는 장점이 있습니다.
칩렛 (Chiplet): 하나의 큰 칩을 여러 개의 작은 칩으로 나누어 제조한 뒤, 패키징 단계에서 하나로 연결하는 방식입니다. 각 칩렛은 서로 다른 공정으로 만들 수 있어 유연성이 높습니다.
삼성전자는 I-Cube (Interposer-Cube) 기술로 HBM과 GPU를 하나의 패키지에 통합합니다. 인터포저(Interposer)라는 중간 기판 위에 칩들을 배치하고, 미세 배선으로 연결합니다. 이를 통해 메모리 대역폭을 수 TB/s까지 끌어올릴 수 있습니다.
인터포저 (Interposer): 여러 개의 칩을 연결하기 위한 중간 기판입니다. 실리콘 또는 유기 재료로 만들어지며, 미세 배선(수 마이크로미터 간격)으로 칩 간 고속 통신을 지원합니다.
실제 업무 – 반도체 패키징 엔지니어의 하루
SK하이닉스 HBM 패키징팀의 한 엔지니어는 오전에 가장 먼저 전날 진행한 패키징 샘플의 X-Ray 검사 결과를 확인합니다. TSV 연결 부위에 보이드(Void, 기포)가 발견됐습니다. 보이드는 전기 신호 전달을 방해하고 발열을 증가시킵니다. 원인을 분석하기 위해 공정 파라미터를 검토합니다.
보이드 (Void): 납땜 또는 접착 과정에서 생기는 미세한 기포입니다. 전기 전도성과 열 전달을 저하시켜 신뢰성 문제를 유발합니다.
10시에는 열 시뮬레이션 소프트웨어로 새로운 패키징 디자인을 테스트합니다. HBM 12층 적층 시 최상층 칩의 온도가 90도까지 올라갑니다. 목표는 85도 이하입니다. TIM 두께를 0.1mm에서 0.15mm로 늘리고, 히트 스프레더 재질을 구리에서 구리-다이아몬드 복합재로 변경하는 시뮬레이션을 돌립니다.
11시부터는 협력사와 화상 회의를 합니다. BGA 볼 공급업체와 새로운 저융점 솔더(Solder) 재료를 논의합니다. 기존 재료는 260도에서 녹지만, 새 재료는 220도에서 녹아 열 스트레스를 줄일 수 있습니다.
솔더 (Solder): 납땜 재료입니다. 주석(Sn), 은(Ag), 구리(Cu) 등의 합금으로 만들어지며, 칩과 기판을 전기적·물리적으로 연결합니다.
점심 식사 후 오후에는 신뢰성 테스트 결과를 분석합니다. 온도 사이클 테스트 500회 후, 샘플 100개 중 2개에서 접합 불량이 발견됐습니다. 수율은 98%입니다. 목표는 99.5% 이상입니다. 접합 공정의 압력과 온도를 재조정해야 합니다.
오후 4시경에는 설계팀과 협업 회의를 합니다. 설계팀이 새로운 GPU 설계를 완료했고, 패키징팀에 요구사항을 전달합니다. “전력 소모 450W, 입출력 핀 2,000개, 크기 40mm × 40mm 이내.” 패키징 엔지니어는 이 조건을 만족하는 패키지 구조를 설계해야 합니다.
퇴근 전에는 내일 진행할 패키징 공정 파라미터를 준비합니다. 몰딩 온도 175도, 압력 8MPa, 경화 시간 90초. 내일 아침 첫 샘플이 나옵니다.
패키징 엔지니어와 다른 직군의 차이
반도체 패키징 엔지니어는 설계 엔지니어, 공정 엔지니어와 협업하지만, 역할이 명확히 다릅니다.
설계 엔지니어는 칩 내부 회로를 설계합니다. 트랜지스터 배치, 신호 흐름, 타이밍 최적화가 업무입니다. 반면 패키징 엔지니어는 칩 외부 연결을 설계합니다. 칩을 PCB에 어떻게 연결할지, 열을 어떻게 제거할지, 물리적으로 어떻게 보호할지가 업무입니다.
공정 엔지니어는 웨이퍼 위에 회로를 새기는 FAB 공정을 담당합니다. 포토, 식각, 박막 증착 등이 업무입니다. 반면 패키징 엔지니어는 웨이퍼에서 칩을 분리한 후의 모든 과정을 담당합니다. 칩 절단(Dicing), 본딩(Bonding), 몰딩, 테스트가 업무입니다.
본딩 (Bonding): 칩과 기판 또는 칩과 칩을 물리적·전기적으로 연결하는 공정입니다. 와이어 본딩, 플립칩 본딩, TSV 본딩 등 다양한 방식이 있습니다.
근무 환경도 다릅니다. 설계 엔지니어는 사무실에서 컴퓨터로 작업하고, 공정 엔지니어는 클린룸에서 방진복을 입고 일합니다. 패키징 엔지니어는 두 환경을 오갑니다. 설계 및 시뮬레이션은 사무실에서 하지만, 공정 확인과 샘플 검사는 패키징 공장(OSAT, Outsourced Semiconductor Assembly and Test)에서 합니다.
OSAT: 반도체 후공정(패키징, 테스트) 전문 기업입니다. Amkor, ASE, JCET 등이 대표적이며, 삼성전자, TSMC 등도 자체 패키징 라인을 운영합니다.
| 구분 | 설계 엔지니어 | 공정 엔지니어 | 패키징 엔지니어 |
|---|---|---|---|
| 업무 범위 | 칩 내부 회로 설계 | 웨이퍼에 회로 새김 | 칩 외부 연결 및 보호 |
| 핵심 기술 | Verilog, 타이밍 분석 | 포토, 식각, 박막 | BGA, Flip Chip, 열 관리 |
| 근무 환경 | 사무실 | 클린룸 (FAB) | 사무실 + 패키징 공장 |
| 협업 대상 | 검증팀, 물리설계팀 | 장비팀, 재료팀 | 설계팀, 테스트팀, OSAT |
| 주요 툴 | Cadence, Synopsys | ASML, Lam Research | ANSYS, Mentor, X-Ray |
반도체 패키징 엔지니어의 솔직한 이야기
“패키징은 단순 포장이 아닙니다”
“사람들은 패키징을 ‘칩 포장하는 일’로만 생각해요. 하지만 우리가 하는 건 칩의 성능을 끌어올리고, 수명을 보장하고, 제조 비용을 낮추는 엔지니어링입니다. 같은 칩이라도 패키징을 잘못하면 성능이 30% 떨어지고, 3년 안에 고장날 수 있어요. 우리는 칩을 완성하는 사람들입니다.”
“HBM 12층을 쌓을 때의 긴장감”
“HBM 칩 12층을 쌓을 때마다 숨이 멎을 것 같아요. 각 층은 두께 30μm(마이크로미터)로, A4 용지 두 장 정도입니다. 이 얇은 칩 12장을 정밀하게 쌓고, TSV로 연결하고, 휘지 않게 유지해야 해요. 조금만 어긋나도 수억 원짜리 샘플이 불량품이 됩니다. 첫 샘플이 성공했을 때의 환호성을 잊을 수 없어요.”
“열 시뮬레이션과 실제는 다릅니다”
“시뮬레이션에서는 완벽했어요. 모든 지점이 85도 이하였죠. 그런데 실제 샘플을 측정하니 특정 구석이 92도까지 올라갔어요. 왜일까요? 시뮬레이션에서 고려하지 못한 미세한 기포, TIM의 불균일한 도포, 히트싱크 접촉 불량… 이론과 현실의 gap을 메우는 게 우리 일입니다. 그래서 패키징은 경험이 정말 중요해요.”
“자동차 반도체 신뢰성 테스트는 악몽입니다”
“자동차용 반도체는 AEC-Q100이라는 악명 높은 표준을 통과해야 합니다. -40도에서 150도까지 온도를 1,000회 반복하고, 진동 테스트, 습도 테스트, 낙하 테스트… 6개월 동안 계속 테스트만 해요. 하나라도 실패하면 처음부터 다시 설계입니다. 하지만 이 과정을 거쳐야 도로 위 수백만 대 차량에서 15년 동안 안전하게 작동할 수 있어요. 보람은 있지만 정말 힘듭니다.”
주요 기업과 2026년 채용 트렌드
국내에서 반도체 패키징 엔지니어를 가장 많이 채용하는 기업은 삼성전자, SK하이닉스, 그리고 OSAT 기업들입니다.
삼성전자는 시스템 LSI와 파운드리 사업부에서 Flip Chip, Fan-Out, 2.5D/3D 패키징을 개발합니다. 특히 평택 라인에서 HBM-GPU 통합 패키징 연구를 진행하며, 2026년 상반기에만 패키징 엔지니어 50명 이상을 채용했습니다. SK하이닉스는 HBM 패키징의 세계 최강자입니다. HBM3E, HBM4 개발을 위해 이천 본사와 청주 공장에서 TSV 전문 인력을 집중 채용하고 있습니다. 2026년 HBM 패키징 인력은 2024년 대비 50% 증가했습니다.
OSAT 기업으로는 Amkor Technology가 대표적입니다. Amkor는 삼성전자, Qualcomm, NVIDIA 등의 칩을 패키징하며, 한국 송도 공장에서 Fan-Out, SiP(System in Package) 기술을 개발합니다. ASE (Advanced Semiconductor Engineering)는 세계 최대 OSAT 기업으로, 한국에는 인천 공장이 있으며, Flip Chip 및 FC-BGA 패키징을 담당합니다. JCET (Jiangsu Changjiang Electronics Technology)는 중국 최대 OSAT이지만, 한국에도 연구소를 두고 첨단 패키징 기술을 개발합니다.
글로벌 기업으로는 TSMC의 패키징 부문인 TSMC CoWoS (Chip-on-Wafer-on-Substrate)팀이 유명합니다. NVIDIA H100, AMD MI300 등 최첨단 AI 칩을 CoWoS 기술로 패키징하며, 대만 본사 외에도 미국, 일본에 패키징 연구소를 확대하고 있습니다. Intel도 Foveros 3D 패키징 기술로 CPU 코어와 GPU를 수직 적층하며, 미국 애리조나와 아일랜드 공장에서 패키징 인력을 채용합니다.
CoWoS (Chip-on-Wafer-on-Substrate): TSMC의 2.5D 패키징 기술입니다. 인터포저 위에 여러 칩을 배치하고, 이를 다시 기판 위에 실장하는 3단계 구조입니다. AI 가속기, HPC 칩에 주로 사용됩니다.
2026년 최대 트렌드는 HBM 패키징 인력 급증입니다. ChatGPT, Stable Diffusion 등 생성형 AI 서비스가 폭발적으로 성장하면서, AI 칩 수요가 급증했습니다. AI 칩은 대량의 데이터를 빠르게 처리해야 하므로 HBM이 필수입니다. SK하이닉스, 삼성전자, Micron 모두 HBM 생산을 확대하며, TSV, 열 관리, 신뢰성 검증 전문 인력을 대거 채용하고 있습니다.
또 하나의 트렌드는 칩렛 패키징입니다. AMD, Intel 모두 칩렛 방식으로 CPU를 설계하며, 여러 칩렛을 하나의 패키지에 통합하는 기술 개발이 가속화되고 있습니다. UCIe(Universal Chiplet Interconnect Express)라는 업계 표준이 등장하며, 칩렛 간 고속 인터커넥트 설계 전문가 수요가 증가하고 있습니다.
UCIe (Universal Chiplet Interconnect Express): 서로 다른 회사가 만든 칩렛을 연결할 수 있도록 표준화한 인터페이스입니다. Intel, AMD, TSMC, Samsung 등이 공동 개발했습니다.
필요한 전공과 핵심 역량
반도체 패키징 엔지니어가 되기 위해서는 여러 분야의 지식이 복합적으로 필요합니다.
전기·전자공학과 출신은 전기적 연결 설계에 강점이 있습니다. 신호 무결성(Signal Integrity), 전력 무결성(Power Integrity), 임피던스 매칭 등을 이해하고, BGA, Flip Chip 설계를 수행합니다.
신호 무결성 (Signal Integrity): 고속 신호가 전달될 때 왜곡, 반사, 노이즈 없이 정확히 전달되는지를 보장하는 기술입니다. 패키징 배선 설계 시 필수적입니다.
기계공학과 출신은 열 관리와 구조 설계에 강점이 있습니다. 열역학, 유체역학 지식을 바탕으로 히트싱크 설계, 열 시뮬레이션, 냉각 시스템 최적화를 담당합니다. 또한 패키지의 기계적 응력(Stress) 분석과 변형(Warpage) 방지 설계를 수행합니다.
재료공학과 출신은 접합 재료와 신뢰성에 강점이 있습니다. 솔더 합금, TIM, 몰딩 컴파운드의 특성을 이해하고, 최적의 재료를 선택합니다. 또한 온도 사이클, 습도 테스트 등 신뢰성 평가를 수행합니다.
반도체공학과는 칩 제조 전반을 이해하며, 설계팀과 공정팀 사이에서 원활히 협업할 수 있습니다. 화학공학과는 몰딩, 본딩 공정의 화학 반응을 이해하고, 공정 최적화를 담당합니다. 물리학과는 열전달, 전자기학, 재료 물리를 깊이 이해하며, 시뮬레이션 정확도를 높이는 데 기여합니다.
핵심 역량으로는 첫째, 다학제적 사고(Multi-disciplinary Thinking)가 필요합니다. 전기, 열, 기계, 재료를 모두 고려해야 합니다. 둘째, 시뮬레이션 소프트웨어 활용 능력이 중요합니다. ANSYS, Mentor Graphics, Cadence 등의 툴을 사용해 설계를 검증합니다. 셋째, 문제 해결 능력입니다. “왜 온도가 높게 나올까?” “왜 접합 불량이 발생할까?”를 끝까지 파고듭니다. 넷째, 협업 능력입니다. 설계팀, 공정팀, OSAT, 재료 공급사와 끊임없이 소통합니다.
반도체 패키징 엔지니어 커리어 경로와 성장 가능성
반도체 패키징 엔지니어의 커리어는 신입(1-3년) → 중급(3-7년) → 시니어(7년 이상) → 패키징 리드/Principal Engineer 순으로 성장합니다.
신입 패키징 엔지니어는 기존 패키징 구조를 학습하고, 시뮬레이션을 돌리며, 샘플 테스트를 보조합니다. 중급 엔지니어는 독자적으로 패키징 구조를 설계하고, 공정 파라미터를 최적화하며, 신뢰성 테스트를 주도합니다. 시니어 엔지니어는 신규 패키징 기술(예: TSV, 칩렛)을 개발하고, 팀을 리딩하며, OSAT와 협상합니다. Principal Engineer는 전사 패키징 로드맵을 수립하고, 글로벌 컨퍼런스에서 발표하며, 차세대 기술을 연구합니다.
패키징 경험은 다양한 방향으로 전환 가능합니다. 설계팀으로 이동해 패키징을 고려한 회로 설계(DFM, Design for Manufacturing)를 수행할 수 있고, 제품 기획팀으로 이동해 패키징 비용과 일정을 고려한 제품 로드맵을 수립할 수 있습니다. 또한 OSAT 기업으로 이직해 대규모 양산 공정을 관리하거나, 재료 공급사(예: 듀폰, 헨켈)로 이동해 패키징 재료 개발을 담당할 수도 있습니다.
[삼성반도체 뉴스룸 – 반도체 8대 공정 9탄: 패키징 공정]
함께 읽으면 좋은 직무 연관 전공 아카이브
